Der Hauptnachteil der kombinatorische Schaltung Das heißt, es wird kein Speicher verwendet, um den aktuellen und den vorherigen Status zu speichern. Daher hat der vorherige Eingangszustand keine Auswirkung auf den gegenwärtigen Zustand der Schaltung. Während die sequentielle Schaltung über einen Speicher verfügt, kann die Ausgabe je nach Eingabe variieren. Diese Art von Schaltungen verwendet vorherigen Eingang, Ausgang, Takt und ein Speicherelement. Hier können die Speicherelemente Latch- oder Flip-Flops sein. Die sequentiellen Schaltungen werden durch verschiedene Methoden entworfen, wie unter Verwendung von ROMs und Flips, PLAs, CPLDs (Complex Programmable Logic Device) , FPGAs (Field Programmable Gate Array) . In diesem Artikel werden wir nur diskutieren, wie eine sequentielle Schaltung unter Verwendung von PLAs entworfen wird.
Das Blockschaltbild der sequentiellen Schaltung wie folgt:
Blockdiagramm der sequentiellen Schaltung
Entwurf einer sequentiellen Schaltung unter Verwendung von PLAs
Sequenzielle Schaltungen kann mit PLAs (Programmable Logic Arrays) und Flip-Flops realisiert werden. Bei diesem Entwurf kann die Zustandszuweisung wichtig sein, da die Verwendung einer guten Zustandszuweisung die erforderliche Anzahl von Produktbegriffen und damit die erforderliche Größe der PLA verringern kann. Ein Produktbegriff, der als Konjunktion von Literalen definiert ist, wobei jedes Literal entweder eine Variable oder seine Negation ist.
Betrachten wir das Design als Code-Konverter. Die unten in der Tabelle gezeigte Zustandstabelle kann unter Verwendung einer PLA und drei realisiert werden Flip-Flops wie unten abgebildet. Diese Schaltungskonfiguration ist dem ROM-Flip-Flop-basierten Design sehr ähnlich, außer dass das ROM durch das PLA geeigneter Größe ersetzt wird. Die Zustandszuordnung führt zu der unten angegebenen Wahrheitstabelle. Diese Tabelle könnte in einem PLA mit vier Eingängen, 13 Produktbegriffen und vier Ausgängen gespeichert werden, dies würde jedoch im Vergleich zum 16-Wort-ROM nur eine geringe Größenreduzierung bieten.
| X Q1 Q2 Q3 | Mit D1 D2 D3 |
| 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 | 1 0 0 1 1 0 1 1 0 1 0 0 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 0 X X X X. 0 0 1 0 0 1 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 0 0 0 X X X X. X X X X. |
Tabelle: Wahrheitstabelle
VORHANDEN ZUSTAND
| NÄCHSTER STAAT X = 0 1 | VORHANDEN AUSGANG (Z) |
| ZU | B C. | 1 0 |
B. C. | D E. Und E. | 1 0 0 1 |
D. IS | H H. H M. | 0 1 1 0 |
H. M. | A A. ZU - | 0 1 1 - |
Tabelle: Zustandstabelle
Entwerfen von sequentiellen Schaltungen unter Verwendung von PLA
Eingabe Ausgabegleichungen abgeleitet von Karnaugh Map
Da hier sieben Zustände vorliegen, sind drei D-Flip-Flops erforderlich. Daher ist eine PLA-Schaltung mit 4 Eingängen und 4 Ausgängen erforderlich. Wenn die Zustandszuweisung des Codekonverters berücksichtigt wird, können die resultierende Ausgangsgleichung und die aus dem Karnaugh abgeleiteten D-Flip-Flop-Eingangsgleichungen die folgenden Gleichungen geschrieben werden
D1 = Q1 + = Q2 ”
D2 = Q2 + = Q2 ”
D3 = Q3 + = Q1 Q2 Q3 = X ”Q1 Q3” = X Q1 ”Q2”
Z = X 'Q3' + X Q3
| X Q1 Q2 Q3 | Mit D1 D2 D3 |
- - 0 - - 1 - - - 1 1 1 0 1 - 0 100 - 0 - - 0 elf
| 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0
|
Die PLA-Tabelle, die diesen Gleichungen entspricht, ist in der obigen Tabelle angegeben. Diese Tabelle kann mithilfe von PLA mit vier Eingängen, sieben Produktbegriffen und vier Ausgängen erstellt werden. Nehmen Sie an, dass X = 0 und Q1Q2Q3 = 000 ist, um den Betrieb des obigen Entwurfs zunächst zu überprüfen. Dies wählt die Zeilen - - 0- und 0 - - -0 in der Tabelle aus, also Z = 0 und D1D2D3 = 100. Nach der aktiven Taktflanke ist Q1Q2Q3 = 100. Wenn der nächste Eingang X = 1 ist, werden die Zeilen - - 0 - und - 1 - ausgewählt, also Z = 0 und D1D2D3 = 110. Nach der aktiven Taktflanke ist Q1Q2Q3 = 110.
Programmierbares Logikarray (PLA)
Programmable Logic Array ist ein programmierbares logisches Gerät. Es wird allgemein verwendet, um kombinatorische Logikschaltungen zu implementieren. Die PLA verfügt über einen Satz programmierbarer UND-Ebenen (UND-Array), die mit einem Satz programmierbarer ODER-Ebenen (ODER-Array) verknüpft sind, die dann vorläufig ergänzt werden können, um eine Ausgabe zu erzeugen. Dieses Layout ermöglicht die Synthese einer großen Anzahl von Logikfunktionen in der Produktsumme (SOP) kanonische Formen. Ein einfaches Blockdiagramm einer PLA ist unten angegeben.
Blockdiagramm einer PLA
Der Hauptunterschied zwischen PLA und PAL (programmierbare Array-Logik) ist:
PLA: Beides UND-Ebene und ODER-Ebene sind programmierbar.
PAL: Nur die UND-Ebene ist programmierbar, während die ODER-Ebene fest ist.
Zum besseren Verständnis von PLA betrachten wir hier das folgende Beispiel.
Versuchen wir, diese Funktionen zu implementieren. F1 und f2 sind wie folgt angegeben
Die Eingänge x1, x2, x3 und ihre jeweiligen komplementierten Signale werden der programmierbaren UND-Ebene zugeführt. Dort erhalten wir Ausgänge der UND-Ebene als P1-, P2- und P3-sogenannte Zwischenzeiten. Diese Signale werden dann an die programmierbare ODER-Ebene übergeben, um die erforderlichen Ausgangsfunktionen f1 und f2 (Summe der Produkte) zu erzeugen. Die folgende Abbildung beschreibt die Implementierung der PLA auf Gate-Ebene für bestimmte Funktionen.
Umsetzung der PLA
Hier geht es um das Entwerfen von sequentiellen Schaltungen unter Verwendung von PLA. Wir sind der Ansicht, dass die Informationen in diesem Artikel hilfreich sind, um dieses Konzept besser zu verstehen. Darüber hinaus Fragen zu diesem Artikel oder Hilfe in Umsetzung von Elektro- und Elektronikprojekten können Sie sich an uns wenden, indem Sie im Kommentarbereich unten einen Kommentar abgeben. Hier ist eine Frage an Sie, Was ist mit einer sequentiellen Schaltung gemeint?
